論文

  1. A. Chikamura, K. Nakamae and H. Fujioka, "Effect of 300mm Wafer Transition and Test Processing Logistics on VLSI Manufacturing Final Test Process Efficiency and Cost," IEICE Trans. Electron., E82-C, 4, pp. 638-645 (April 1999).
  2. A. Chikamura, K. Nakamae and H. Fujioka, "Verification of Wafer Test Process Simulation in VLSI Manufacturing System and its Application," IEICE Trans. Electron., E82-C, 6, pp. 1013-1017 (June 1999).
  3. 中前幸治, 石村貴志, 藤岡 弘, "故障シミュレーションとEBテスタテストパターン系列を利用した組合せ回路のEBテスタ故障位置特定アルゴリズム", 電子情報通信学会論文誌 D-I, J82-D-I, 7, pp. 933-939 (July 1999).
    • K. Nakamae, T. Ishimura, H. Fujioka, "EB Tester Fault Localization Algorithm for Combinational Circuits by Utilizing Fault Simulation and Test Pattern Sequence for EB Tester," System and Computers in Japan, vol. 31, No. 8, pp. 41-48 (July 2000).
  4. 真田 克, 藤岡 弘, "IDDQを用いた, 多様なリーク電流を有するCMOS LSIの故障診断", 電子情報通信学会論文誌D-I, J82-D-I, 7, pp. 940-949 (July 1999).
  5. F. Komatsu, M. Miyoshi, and H. Fujioka, "A New CD Measurement Method Linked with the Electrical Properties of Devices," IEICE Trans. Electron., E82-C, 7, pp. 1347-1352 (July 1999).
  6. K. Nakamae, H. Ohmori, and H. Fujioka, "A Simple VLSI Spherical Particle-Induced Fault Simulator: Application to DRAM Production Process," Microelectronics Reliability, No. 40, pp. 245-253, (February 2000).

国際学会

  1. K. Nakamae, H. Ohmori, and H. Fujioka, "A Simple Spherical Particle-Induced Yield Predictor," in Proc. 2nd International Conference on Modeling and Simulation of Microsystems, Puerto Rico, USA, pp. 479-482 (April 19-21, 1999).
  2. H. Fujioka, K. Nakamae, A. Chikamura, and M. Kitamura, "TAT- and Cost-reduction Strategies in LSI Manufacturing Test Process," in Proc. 10th annual SEMI/IEEE Advanced Semiconductor Manufacturing Conference and Workshop (ASMC), Boston, USA, pp. 59-63 (September 8-10, 1999).
  3. M. Sanada and H. Fujioka, "Fatal Defect Detection from Visual Abnormalities of Logic LSI Using IDDQ," in Proc SPIE's 1999 Symposium on Microelectronic Manufacturing, Santa Clara, USA, Vol. 3884, pp. 236-247 (September 22-23, 1999).
  4. K. Miura, K. Nakamae, and H. Fujioka, "Intelligent EB Test System for Automatic VLSI Fault Tracing," in Proc. 8th IEEE Asian Test Symposium (ATS'99), Shanghai, China, pp. 335-340 (November 16-18, 1999).
  5. K. Nakamae, S. Yamaji, and H. Fujioka, "Wafer Fabrication Process Simulation including Cost: Which should Be Used in An In-Line Wafer Inspection Strategy, High Sensitivity & High Cost Inspection Machine or Low Sensitivity & Low Cost Inspection Machine ?," in Proc. 3rd International Conference on Modeling and Simulation of Microsystems, San Diego, USA, pp. 700-703 (March 27-29, 2000).  

著書

  1. 藤岡 弘, 中前幸治, 計算機システム −ハードウェアの基礎−, 昭晃堂

研究会

  1. 伊藤 敦, 中前幸治, 藤岡 弘, “メモリフェイルビットマップの故障パターン分類・原因類推システム”, 電子情報通信学会 電子部品・材料研究会 (CPM), 集積回路研究会, 大阪, pp. 40-45 (December 2-3, 1999).
  2. 柳生慎也, 中前幸治, 藤岡 弘, “EBテスティング容易化のためのテストパッド導入ツール”, LSIテスティングシンポジウム/1999 会議録, pp. 7-12 (1999).
  3. 山崎博之, 中前幸治, 藤岡 弘, “VLSIテスタビリティ改善のための内部電流テストポイント導入”, LSIテスティングシンポジウム/1999 会議録, pp. 13-18 (1999).
  4. 三浦克介, 中前幸治, 藤岡 弘, “EB自動故障追跡システムのインテリジェント化”, LSIテスティングシンポジウム/1999 会議録, pp. 80-85 (1999).
  5. 伊藤 敦, 中前幸治, 藤岡 弘, “メモリフェイルビットマップの故障パターン分類・原因類推システム”, LSIテスティングシンポジウム/1999 会議録, pp. 161-166 (1999).
  6. 山地繁徳, 中前幸治, 藤岡 弘, “VLSIウェーハ製造工程における検査・修正プロセスのモデル化と経済性評価”, LSIテスティングシンポジウム/1999 会議録, pp. 167-172 (1999).
  7. 古賀 航, 中前幸治, 藤岡 弘, “VLSI製造ファイナルテスト工程におけるレイアウトを考慮した人的資源の評価”, LSIテスティングシンポジウム/1999 会議録, pp. 188-193 (1999).  

学術講演会

  1. 伊藤 敦, 中前幸治, 藤岡 弘, “メモリフェイルビットマップの故障パターン分類及び分布推定システム”, 1999年 電子情報通信学会 ソサイエティ大会, C-12-1 (1999).
  2. 山崎博之, 中前幸治, 藤岡 弘, “VLSIテスタビリティ改善のための内部電流テストポイント導入”, 1999年 電子情報通信学会 ソサイエティ大会, C-12-2 (1999).
  3. 柳生慎也, 中前幸治, 藤岡 弘, “EBテスティング容易化のためのテストパッド導入ツール”, 1999年 電子情報通信学会 ソサイエティ大会, C-12-4 (1999).
  4. 古賀 航, 中前幸治, 藤岡 弘, “VLSI製造ファイナルテスト工程におけるレイアウトを考慮した人的資源の評価”, 1999年 電子情報通信学会 ソサイエティ大会, C-12-6 (1999).
  5. 山地繁徳, 中前幸治, 藤岡 弘, “VLSIウェーハ製造工程における検査・修正プロセスのモデル化と経済性評価”, 1999年 電子情報通信学会 ソサイエティ大会, C-12-9 (1999).
  6. 安波真悟, 中前幸治, 藤岡 弘, “ビデオカメラ画像を用いた眼球運動追跡システム”, 1999年 電子情報通信学会 ソサイエティ大会, D-7-19 (1999).