論文

  1. A. Chikamura, K. Nakamae and H. Fujioka, "Effect of Express Lots on Production Dispatching Rule Scheduling and Cost in VLSI Manufacturing Final Test Process," IEICE Trans. Electron., E82-C, 1, pp. 86-93 (January 1999).
  2. T. Imai, N. Takeda, M, Morita, I. Koizuka, T. Kubo, K. Miura, K. Nakamae, and H. Fujioka, "Rotation Vector Analysis of Eye Movement in Three Dimensions with Aninfrared CCD Camera," Acta OTO-LARYNGOLOGICA, 119, pp. 24-28 (1999).

国際学会

  1. M. Sanada and H. Fujioka, "Fault Diagnosis of CMOSLSI with Various Faults by Abnormal IDDQ Phenomenon," in Proc. SPIE Symposium on Microelectronic Manufacturing (SPIE'98), California, USA, pp.37-46 (September 20-24, 1998).
  2. K. Nakamae, A. Chikamura and H. Fujioka, "Effect of 300mm Wafer and Small Lot Size on Final Test Process Efficiency and Cost of LSI Manufacturing System," in Proc. 9th IEEE/SEMI Advanced Semiconductor Manufacturing Conference and Workshop (ASMC), Boston, USA, pp.151-155 (September 23-25, 1998).
  3. K. Miura, K. Nakamae and H. Fujioka, "Automatic Fault Tracing by Successive Circuit Extraction from CAD Layout Data with the CAD-Linked EB Test System," in Proc. 9th European Symposium on Reliability of Electron Devices, Failure Physics and Analysis (ESREF), Copenhagen, Denmark, pp.975-980 (October 5-9, 1998).
  4. M. Sanada and H. Fujioka, "Yield Enhancement for Logic LSI by Killer Defect Diagnosis Technique using Abnormal IDDQ Phenomenon," in Proc. 7th International Symposium on Semiconductor Manufacturing (ISSM'98), Tokyo, Japan pp.265-268(October 7-9, 1998).
  5. A. Chikamura, K. Nakamae and H. Fujioka, "Effect of 300mm Wafer and Small Lot Size on Production Dispatching Rule Scheduling and Cost in Final Test Process of LSI Manufacturing System," in Proc. 7th International Symposium on Semiconductor Manufacturing (ISSM'98), Tokyo, Japan pp.295-298 (October 7-9, 1998).
  6. H. Fujioka, "Toward High Efficient and Low Cost LSI Manufacturing Test System," in Proc. SEMI Technology Symposium 98, pp.7-19-7-22 (December 2-4, 1998).

著書

解説・その他

  1. 藤岡 弘, 中前幸治,"知識ベース構築による光学顕微鏡観測画像からの標準セル設計VLSI回路認識", 画像ラボ, 9, 4 (April 1998).

研究会

  1. M.Sanada and H.Fujioka, “Fault Block Detection Technique of CMOS LSI Using Abnormal IDDQ Phenomenon”, 第39回FTC研究会資料, 4-1,7 (1998/7).
  2. 北村 充弘, 近村 晶央, 中前 幸治, 藤岡 弘, “LSI生産システムにおけるテスト工程の短TAT戦略とコスト評価”, LSIテスティングシンポジウム/1998会議録, pp. 7-12 (1998).
  3. 近村 晶央, 中前 幸治, 藤岡 弘, “300mmウェーハへの移行とロジスティックのVLSI生産ファイナルテスト工程の効率とコストに与える影響”, LSIテスティングシンポジウム/1998会議録, pp. 13-18 (1998).
  4. 池田 栄二, 中前 幸治, 藤岡 弘, “EBテスタ観測画像からの動信号領域抽出とその疑似カラー表示”, LSIテスティングシンポジウム/1998会議録, pp. 57-62 (1998).
  5. 稲垣 尋紀, 小松 文朗, 中前 幸治, 藤岡 弘, “多層構造標準セル設計CMOS LSI光学顕微鏡画像からの回路認識”, LSIテスティングシンポジウム/1998会議録, pp. 63-68 (1998).
  6. 石村 貴志, 真田 克, 中前 幸治, 藤岡 弘, “故障シミュレーションを利用した組合せ回路のEBテスタ故障追跡アルゴリズム”, LSIテスティングシンポジウム/1998会議録, pp. 80-85 (1998).
  7. 永井 努, 中前 幸治, 藤岡 弘, “レイアウト解析によるEBテスティング容易化テストパッド配置優先順位の決定”, LSIテスティングシンポジウム/1998会議録, pp. 128-133 (1998).
  8. 真田 克, 藤岡 弘, “IDDQ異常現象を用いたkiller欠陥診断技術による論理回路の歩留まり向上”, LSIテスティングシンポジウム/1998会議録, pp. 208-213 (1998).

学術講演会

  1. 真田 克, 藤岡 弘, “Iddq異常現象を利用した配線ショート個所検出手法”, 1998年電子情報通信学会ソサイエティ大会, C-12-6 (1998).
  2. 真田 克, 藤岡 弘, “Killer欠陥抽出の為の診断領域の定義 ― Iddq異常現象を用いた故障診断”, 1998年電子情報通信学会ソサイエティ大会, C-12-7 (1998).
  3. 稲垣尋紀, 中前幸治, 藤岡 弘, “多層構造標準セル設計 CMOS LSI光学顕微鏡画像からの回路認識の検討”, 1998年電子情報通信学会ソサイエティ大会, C-12-11 (1998).
  4. 永井 努, 中前幸治, 藤岡 弘, “レイアウト解析によるEBテスティング容易化テストパッド配置優先順位の決定”, 1998年電子情報通信学会ソサイエティ大会, C-12-12 (1998).
  5. 石村貴志, 中前幸治, 藤岡 弘, “故障シミュレーションを利用したEBテスタVLSI故障追跡アルゴリズム”, 1998年電子情報通信学会ソサイエティ大会, C-12-13 (1998).
  6. 池田栄二, 中前幸治, 藤岡 弘, “EBテスタ観測画像からの動信号領域抽出とその疑似カラー表示”, 1998年電子情報通信学会ソサイエティ大会, C-12-14 (1998).
  7. 北村充弘, 近村晶央, 中前幸治, 藤岡 弘, “LSI生産システムにおけるテスト工程の短TAT戦略とコスト評価”, 1998年電子情報通信学会ソサイエティ大会, C-12-15 (1998).